TEC-XP-II计算机组成原理与体系结构教学实验系统

TEC-XP-II计算机组成原理与体系结构教学实验系统,由清华大学科教仪器厂、清华大学计算机系王诚教授最新研制。TEC-XP-II是TEC-XP+系统的升级版机型,在硬件的组成、系统设计实现的手段、提高设备的实验性能等多个方面作了重大的改进与完善,适用于本科、硕士研究生的计算机组成原理和计算机系统结构课程的教学实验。该实验系统的软硬件配置完整,技术资料齐全。

TEC-XP-整机系统组成

完整的计算机系统由硬件和软件两个子系统组成,TEC-XP-教学计算机系统亦是如此,机器字长16位,基本指令30条,内存18K字,使用字寻址方式。

TEC-XP-硬件系统2个独立的CPU6个芯片的存储器、2路串行接口电路、并通过接口接入PC机仿真终端来构成,包含了计算机传统的全部五个功能部件:控制器部件,运算器部件,主存储器,输入设备(仿真终端键盘),输出设备(仿真终端显示器)。

TEC-XP-软件系统由监控程序(可理解为教学机的雏形操作系统)、交叉汇编程序、PC机仿真终端程序Pcec16.com组成,使用监控命令操作运行教学机,支持汇编语言程序设计,学生能够设计自己的汇编程序,与日常操作PC机颇为相似。如果有兴趣,还可以加入BASIC语言的解释程序,使得TEC-XP-系统具备了计算机硬软件系统的全部六层结构(数字逻辑层,微体系结构层,指令系统层,操作系统层,汇编语言层,高级语言层)的基本架构。

实验设备的软件仿真系统PC机系统中实现和运行,其运行的外特性与实验设备完全一致,通过监控命令可以建立汇编语言的源程序、执行汇编并予以运行,可以方便地以不同方式查看程序的运行结果,查看寄存器和存储器内容,完成键盘输入和屏幕显示等。

TEC-XP-Ⅱ是TEC-XP+系统的升级版机型,在硬件的组成、系统设计实现的手段、提高设备的实验性能等多个方面作了重大的改进与完善,从以下九个方面予以说明。

1】TEC-XP-Ⅱ是双CPU系统。第一个CPU系统选用高集成度的CPLD和中小规模的集成电路实现,选用ABEL-HDL语言对硬件组成和实现功能进行描述;第二个CPU系统选用更高集成度的一个FPGA芯片实现,选用VHDL语言对硬件组成和实现功能进行描述。在本次升级过程中,对第一个CPU系统的改进更多,第二个CPU系统更换了FPGA芯片的生产厂家,也选用Lattice公司的芯片,做到了两个CPU系统使用同一个工具软件,并使用同一条下载线完成芯片的下载操作,大大降低了同学学习和使用工具软件的难度,而且使实验操作更为简单方便。

2】在第一个系统的组成与实现中,把组合逻辑控制器和微程序控制器拆分成两个独立的部分分别来设计与实现,用到哪一种控制器就把哪一种控制器的.jed类型的文件下载到CPLD芯片中,使描述控制器的ABEL-HDL语言的程序大为精简,消除了把两种控制器合并到一起带来的诸多不便;

3】不再把运算器中的通用寄存器R5用作为程序计数器PC,已把PC设置到CPLD芯片中,PC+1/PC+offset的计算功能也在CPLD芯片内完成,这样确保读取指令操作可以在一个CPU周期完成,这种处理比此前用二个CPU周期完成更合理,更接近于通用计算机系统运行的实际情形,还为实现简单的指令流水准备好必要条件;

4】取消原来在设备主板上的一些中小规模集成电路,将其功能一并纳入到CPLD芯片内部实现,减少了所用器件数量,更重要的是确保设备主板上提供的都是核心必要电路,能更清楚地表现计算机功能部件及其相互之间的连接与信息传输关系,有利于课程教学和学生的学习与实验操作;

5】在描述CPLD芯片内部的电路组成与实现功能方面,我们选用的是ABEL-HDL硬件描述语言,用到的知识大体只限于数字电路和逻辑设计,外加一点ABEL程序结构和语句规则、实现功能的有关规定,容易学懂,方便使用;最重要的变动是在ABEL程序中,改用真值表来描述每一条指令的每一执行步骤使用的控制信号,不再需要直接设计每一位控制信号的逻辑方程式,大为简化了设计控制器的工作负担,使增加或修改指令变得更为方便,也可以按自己意愿只实现几条典型指令,抛开监控程序直接运行使用这几条指令写出的程序;

6】在设备的主板上加入了3个40引脚的器件插座,可以插接多种型号的双列直插封装、引脚数不同的中小规模集成电路芯片,并能够实现各器件的各个引脚之间的随意连接,为电子线路和逻辑设计实验提供了通用平台;

7】在设备主板上设置了6组8位通用的拨数开关,4组8位的通用指示灯,并在计算机部件之间传送信息的主要通路上设置了专用的指示灯和接线插针(孔),方便地支持手工的单个重要芯片的功能实验,芯片之间配合关系的实验,单个部件的功能实验,几个部件之间的连接和组合运行的实验,以及部件拆分和构建整机系统的实验,提供出其他实验设备难以实现的实验手段。

8】TEC-XP-Ⅱ设备具备计算机系统6层结构(数字逻辑层、微体系结构层、指令系统层、操作系统[监控程序]层、汇编语言层、高级语言层)的基本架构,具备硬件系统全部五个功能部件(控制器、运算器、存储器、输入设备、输出设备),在监控程序管理控制下可以正常运行程序,和操作使用PC机颇为相似,是一台简单、完整的“真正”计算机系统,而不只是模型一级的实验设备。

9】TEC-XP-Ⅱ 设备充分保证了与原来的TEC-XP+(或本系列的其他型号)系统的软件兼容性,可以说做到了无缝对接,这对原来选用本系列各型号实验设备的师生是一种保护和尊重,避免对更新设备的院校教师带来新的工作负担。

在系统的规划和设计过程中,始终把更好配合课堂授课、更好地满足实验要求放在第一位,尽力达到组成简单,原理清晰,有利学懂、简便易用的设计目标。

1、在第一个整机系统的基本组成中,其核心功能共使用了13片电路芯片实现:

控制器用1CPLD274LS374器件实现;

运算器用4Am2901器件实现;

存储器用2RAM61162ROM58C65器件实现;

接口电路选用2INTEL-8251器件提供2路串行接口。

部件之间的连接关系:

数据总线DB用于传送数据信息,连接到:存储器和串行口的数据线引脚(双向);

运算器的数据输入引脚D和输出引脚Y;控制器CPLD芯片的数据输入输出引脚(双向),以及指令寄存器IR的数据输入引脚;IR的输出送到CPLD16个输入引脚;

地址总线AB用于传送地址信息,由控制器CPLD送出,传送到存储器的地址线引脚;

控制器要产生如下的25位控制信号,它们需要被连接到各相关芯片的控制信号引脚:

用于运算器的21位控制信号;用于3片译码器的3位控制信号,再由译码器产生内存和串口的读写命令和片选信号;用于串口的C/D信号由控制器直接提供。

2、在第二个系统的基本组成中,其核心功能共使用了7片电路芯片实现:

CPU1片门阵列的FPGA器件实现;

存储器用2RAM61162ROM58c65器件实现(与第一个CPU分时使用);

接口电路用2Intel-8251器件提供2路串行接口(与第一个CPU分时使用);

部件之间的连接关系:

数据总线DB用于传送数据信息,连接到基本存储器和串行口的数据线引脚(双向)和实现CPU FPGA芯片的数据输入输出引脚(双向);

地址总线AB用于传送地址信息,地址信息由FPGA芯片送出,并传送到基本存储器的地址线引脚;

此外,FPGA芯片还通过另外一组扩展数据总线EDB、扩展地址总线EAB连接到2片扩展使用的ROM58C65,在实现指令流水时,用作为独立于数据存储器的指令存储器。这2ROM也可用作为第1个系统的扩展存储区。

CPU需要产生3位的控制信号并送到3片译码器电路,再由3片译码器芯片产生控制内存和串口读写的控制命令和片选信号,用于串口的c_d信号由CPU直接提供。

3、在电路板的右侧设置了40引脚的带自锁紧功能的3LC,可插接多种双列直插封装的器件,各器件的所有管脚之间可以实现随意连接,再加上用于提供拨入数据信号的68位的开关和用于显示的48位的指示灯,完成逻辑设计和电子线路实验变得更加灵活。

 

二、支持的教学实验,可以在TEC-XP-Ⅱ系统上完成的教学实验项目

1、线路实验:用于为计算机实验打基础。

RAM6116内存芯片的读写实验;

ROM58C65内存芯片的读写实验;

INTEL8251串口芯片的读写实验;

74LS377374两种8位寄存器的读写实验;

74LS138139两种译码器的实验

74LS244三态门电路实验

74LS161计数器电路实验

微程序定序器(AM2910)芯片的运行实验

多个芯片组和的线路实验

高集成度的CPLD芯片内的电路组成与实现功能的设计与调试实验

8位的运算器设计与实现

16位的程序计数器+1或者+8位补码的专用加法器设计与实现

其他一些功能电路的设计与实现的实验

2、计算机部件实验

手拨开关控制的运算器部件实验

手拨开关控制的存储器部件实验

手拨开关控制的串口和仿真终端运行实验

手拨开关控制的控制器(组合逻辑方案)部件实验

手拨开关控制的控制器(微程序方案)部件实验

3、计算机系统实验

监控程序使用和汇编语言程序设计实验

指令系统选择与控制器设计实验

CPU(控制器+运算器)系统实验

主机(CPU+内存)系统实验

整机(主机+串行接口+仿真终端设备)系统实验

3级嵌套的中断实验

使用和运行第2CPU系统的实验

FPGA芯片内加入指令流水线功能的实验

产品详细信息